一．什么是IBERT

Integrated Bit Error RatioTester（IBERT）是Xilinx提供的用于測試transceiver的免費IP。IBERT的example design是一個集transceiver、logic、ILA、VIO、Pattern Generator and Checker、DRP于一體的參考設計，方便用戶在不寫代碼的情況下測試當前硬件條件下transceiver能否工作在用戶需要的線速率。IBERT的功能框圖如下：

我們一直推薦用戶在FPGA板卡硬件調(diào)試中使用IBERT測試transceiver，以便于排除電源、參考時鐘和連接介質(zhì)的問題，確保transceiver可以正常進行用戶需要的高速串行設計調(diào)試。

關(guān)于IBERT IP GUI中的選項和配置項的具體解釋，example design中的設計和使用方法，此文中不做闡述，用戶可以參考Xilinx官方文檔，如PG173、PG196、PG246等。此處強調(diào)和實際使用相關(guān)聯(lián)的幾點細節(jié)：

IBERT的example design頂層代碼可見，用戶可以在設計中添加邏輯，比如光模塊的使能信號控制等;

IBERT中的Eye Scan功能并不是只有在IBERT中可以用，我們在其他高速串行協(xié)議中如果使能了transceiver的Eye Scan功能，一樣可以在鏈路工作的同時來掃描眼圖，比如xapp1198中就提供了在PCIE鏈路工作情況下使用Eye Scan功能掃描眼圖的參考設計;

IBERT中可配置的環(huán)回模式就是transceiver內(nèi)部的環(huán)回模式，如下圖所示：1所示的數(shù)據(jù)通路為Near-end PCS環(huán)回；2所示的通數(shù)據(jù)路為Near-end PMA環(huán)回；3所示的數(shù)據(jù)通路為Far-end PMA環(huán)回；4所示的數(shù)據(jù)通路為Far-end PCS環(huán)回;

展開全文

二．PL IBERT測試中的常見問題

在我們把一個PL transceiver的IBERT測試工程bitstream通過JTAG下載到FPGA芯片中后，點擊Auto detect links或者create links，就可以創(chuàng)建link鏈接，配置link中的一些參數(shù)，如pattern、loopbackmode、TX diff-swing、TX Pre-Emphasis等，如下圖所示：

三．ZU+ MPSoC中的PS IBERT GTR

在ZYNQ Ultrascale+ MPSoC中PS側(cè)集成了GTR，可以配置為PCIE2.0、USB3.0、Displayport TX、SATA或者GEM Ethernet，PSGTR也可以使用IBERT來進行測試，但是不需要使用PL的IBERT IP，具體操作流程本文不做詳細描述，請參考UG936文檔中的Lab10。

此處僅強調(diào)PS IBERT GTR和PL IBERT的區(qū)別之處：

PS IBERT GTR在測試時不需要下載bitstream文件，只需要配置好PS GTR，并使用對應的FSBL文件來進行加載，就可以create links；

PS IBERT GTR比PL IBERT減少了幾個功能：BER、patterngenerator和pattern checker、參數(shù)配置和調(diào)整；

PS IBERT GTR同樣具備Eye Scan和Bathtub Scan功能，我在一塊板卡上插入USB3.0的U盤，設置BER為10 -9 ，測試掃描結(jié)果如下圖所示：

特別感謝Xilinx專家Antony Gu對本文初稿的指正和修改建議。

如果您在transceiver方面和IBERT測試方面有問題，歡迎聯(lián)系：

simonyang@comtech.com.cn

charlesxu@comtech.com.cn

關(guān)注我們